本文件是索引，不替代正文推导。每个公式必须在对应章节中说明物理意义、变量单位、模型假设和适用范围。
| 主题 | 公式 | 符号与单位 | 适用条件 | 章节 |
|---|---|---|---|---|
| 保证低输入条件 | \(V_{in}\le V_{IL(max)}\) | 两个电压量单位均为 V | 按指定接收端及其 PVT 条件给出的输入规格判断 | 第 1 章 |
| 保证高输入条件 | \(V_{in}\ge V_{IH(min)}\) | 两个电压量单位均为 V | 按指定接收端及其 PVT 条件给出的输入规格判断 | 第 1 章 |
| NMOS 一阶导通条件 | \(V_{GS}=V_G-V_S>V_{TN}\) | 各量单位均为 V | 增强型 NMOS 的数字开关近似；有效源端需按电位和体端连接判断 | 第 2 章 |
| PMOS 一阶导通条件 | \(V_{SG}=V_S-V_G>|V_{TP}|\) | 各量单位均为 V | 增强型 PMOS 的数字开关近似；有效源端需按电位和体端连接判断 | 第 2 章 |
| NMOS 传高电平上限 | \(V_{X,max}\approx V_G-V_{TN}\) | 各量单位均为 V | 单 NMOS 传高电平，忽略体效应、亚阈值电流和负载泄漏 | 第 2 章 |
| PMOS 传低电平下限 | \(V_{X,min}\approx V_G+|V_{TP}|\) | 各量单位均为 V | 单 PMOS 传低电平，忽略体效应、亚阈值电流和负载泄漏 | 第 2 章 |
| NMOS 体效应 | \(V_{TN}=V_{TN0}+\gamma(\sqrt{2\phi_F+V_{SB}}-\sqrt{2\phi_F})\) | \(V\) 类量：V；\(\gamma\)：\(\text{V}^{1/2}\) | 长沟道一阶模型，源体结保持反向偏置 | 第 2 章 |
| MOS 驱动参数 | \(\beta=\mu C_{ox}(W/L)\) | \(\beta\)：\(\text{A}/\text{V}^2\)；\(\mu\)：\(\text{m}^2/(\text{V·s})\)；\(C_{ox}\)：\(\text{F}/\text{m}^2\) | 长沟道平方律的一阶参数定义 | 第 3 章 |
| 反相器翻转点 | \(V_M=[r(V_{DD}-|V_{TP}|)+V_{TN}]/(1+r)\)，\(r=\sqrt{\beta_p/\beta_n}\) | 电压量：V；\(r\)：无量纲 | 两管在翻转点近似饱和，忽略体效应、沟道长度调制和速度饱和 | 第 3 章 |
| VTC 输入阈值判据 | \(dV_{out}/dV_{in}=-1\) | 斜率无量纲 | 用典型反相器 VTC 定义 \(V_{IL}\) 与 \(V_{IH}\) | 第 3 章 |
| 高电平噪声容限 | \(NM_H=V_{OH(min)}-V_{IH(min)}\) | 各量单位均为 V | 驱动器和接收器的静态电平规格已知 | 第 3 章 |
| 低电平噪声容限 | \(NM_L=V_{IL(max)}-V_{OL(max)}\) | 各量单位均为 V | 驱动器和接收器的静态电平规格已知 | 第 3 章 |
| 一阶 RC 时间常数 | \(\tau=R_{eq}C_L\) | \(R_{eq}\)：Ω；\(C_L\)：F；\(\tau\)：s | 晶体管网络可近似为等效电阻，负载以电容为主 | 第 4 章 |
| 一阶传播延迟估算 | \(t_p\approx0.69R_{eq}C_L\) | 单位同上 | 单极点阶跃响应、以 50% 电平为延迟参考 | 第 4 章 |
| 一阶上升/下降时间 | \(t_r\approx2.2R_pC_L\)，\(t_f\approx2.2R_nC_L\) | \(R\)：Ω；\(C_L\)：F；\(t\)：s | 单极点阶跃响应，上升按 10%～90%、下降按 90%～10% 定义 | 第 4 章 |
| 电容储能 | \(E_C=\frac{1}{2}C_LV_{DD}^2\) | \(E_C\)：J；\(C_L\)：F；\(V_{DD}\)：V | 电容由 0 V 充到 \(V_{DD}\) 后的储能 | 第 4 章 |
| 完整充放电循环能量 | \(E_{cycle}=C_LV_{DD}^2\) | \(E_{cycle}\)：J | 普通恒压电源驱动电容完成一次 \(0\rightarrow1\rightarrow0\) 循环 | 第 4 章 |
| CMOS 电容开关功耗 | \(P_{sw}=\alpha C_L V_{DD}^{2}f\) | \(P\)：W；\(C_L\)：F；\(V_{DD}\)：V；\(f\)：Hz；\(\alpha\)：无量纲 | \(\alpha\) 定义为每个参考周期内平均 \(0\rightarrow1\) 次数 | 第 4 章 |
| 静态功耗 | \(P_{static}=I_{leak}V_{DD}\) | \(I_{leak}\)：A；\(P\)：W | 用总漏电流作平均或工作点估计 | 第 4、23 章 |
| CMOS 总功耗分解 | \(P_{total}=P_{sw}+P_{sc}+P_{static}\) | 各功率量单位均为 W | 按本章定义分离电容开关、短路和漏电功耗，避免与库内部功耗重复计数 | 第 4 章 |
| 串联晶体管一阶电阻 | \(R_{stack}\approx kR_{unit}\) | \(R\)：Ω；\(k\)：无量纲正整数 | \(k\) 只相同尺寸导通晶体管串联的初步估算，忽略内部节点和偏置变化 | 第 5 章 |
| 导通电阻与宽度趋势 | \(R_{on}\propto1/W\) | \(R_{on}\)：Ω；\(W\)：长度单位 | 同一工艺、沟道长度和近似偏置下判断尺寸趋势 | 第 5 章 |
| 串联栈宽度起始估算 | \(W_{stack}\approx kW_{ref}\) | 两个宽度使用相同长度单位；\(k\) 无量纲 | 希望 \(k\) 只串联管的一阶总电阻接近一只参考管，最终尺寸需仿真和表征 | 第 5 章 |
| 无符号位权展开 | \(U=\sum_{i=0}^{N-1}b_i2^i\) | \(b_i\in\{0,1\}\)；\(i,N,U\) 无量纲 | \(N\) bit 位模式按无符号整数解释 | 第 6 章 |
| 无符号 N 位范围 | \(0\le x\le2^N-1\) | \(N\)：正整数 | 无符号二进制整数 | 第 6 章 |
| 二补码位权展开 | \(S=-b_{N-1}2^{N-1}+\sum_{i=0}^{N-2}b_i2^i\) | \(b_i\in\{0,1\}\)；\(S\) 为无量纲整数 | \(N\) bit 位模式按二补码解释 | 第 6 章 |
| 二补码 N 位范围 | \(-2^{N-1}\le x\le2^{N-1}-1\) | \(N\)：正整数 | 二补码有符号整数 | 第 6 章 |
| 定点缩放 | \(X=I2^{-F}\) | \(I\)：整数解释；\(F\)：小数位数；\(X\) 的单位由接口规定 | 位模式按无符号或二补码整数 \(I\) 解释，并约定 \(F\) 个小数位 | 第 6 章 |
| 定点分辨率 | \(\Delta=2^{-F}\) | \(\Delta\) 的单位与 \(X\) 相同 | 相邻整数编码相差 1 LSB | 第 6 章 |
| 二进制转格雷码 | \(G=B\oplus(B\gg1)\) | \(B,G\) 为等宽位向量 | 反射格雷码转换，右移高位补 0 | 第 6 章 |
| 异或展开 | \(A\oplus B=\overline{A}B+A\overline{B}\) | \(A,B\in\{0,1\}\) | 两输入异或；输入不同时输出 1 | 第 7 章 |
| 德摩根定律 | \(\overline{AB}=\overline{A}+\overline{B}\)；\(\overline{A+B}=\overline{A}\,\overline{B}\) | 变量及表达式均取布尔值 | 整体取反穿过运算符时，AND 与 OR 互换，各操作数分别取反 | 第 7 章 |
| 吸收律 | \(A+AB=A\)；\(A(A+B)=A\) | \(A,B\in\{0,1\}\) | 删除已被更一般条件覆盖的逻辑项 | 第 7 章 |
| 最小项之和 | \(F=\Sigma m(i)\) | \(i\) 是按既定变量顺序得到的输入行编号 | 枚举函数输出为 1 的真值表行，得到标准 SOP | 第 7 章 |
| 最大项之积 | \(F=\Pi M(i)\) | \(i\) 是按既定变量顺序得到的输入行编号 | 枚举函数输出为 0 的真值表行，得到标准 POS | 第 7 章 |
| 带使能译码输出 | \(Y_i=EN\cdot m_i\) | \(i=0,\ldots,2^n-1\)；\(m_i\) 为 \(n\) 个地址输入的第 \(i\) 个最小项 | 高有效使能、高有效输出的 \(n\) 线—\(2^n\) 线译码器 | 第 8 章 |
| 2 选 1 MUX | \(Y=\overline{S}D_0+SD_1\) | \(S,D_0,D_1,Y\in\{0,1\}\) | \(S=0\) 选择 \(D_0\)，\(S=1\) 选择 \(D_1\) | 第 8 章 |
| 2 路 DEMUX | \(Y_0=\overline{S}D\)；\(Y_1=SD\) | \(S,D,Y_0,Y_1\in\{0,1\}\) | 高有效数据与输出；未选输出为 0 | 第 8 章 |
| 一位相等比较 | \(E_i=\overline{A_i\oplus B_i}\) | \(A_i,B_i,E_i\in\{0,1\}\) | 比较同一位是否相等 | 第 8 章 |
| 两位无符号大于比较 | \(G=A_1\overline{B_1}+E_1A_0\overline{B_0}\) | \(E_1=\overline{A_1\oplus B_1}\) | 两位输入按无符号数解释，MSB 为下标 1 | 第 8 章 |
| 半加器 | \(S=A\oplus B\)；\(C=AB\) | \(A,B,S,C\in\{0,1\}\) | 两个输入位相加，没有输入进位 | 第 9 章 |
| 全加器算术关系 | \(A_i+B_i+C_i=2C_{i+1}+S_i\) | 各逻辑量取 0 或 1；\(i\) 为位编号 | 一位全加器；等式两边按数值权重解释 | 第 9 章 |
| 全加器逻辑方程 | \(S_i=A_i\oplus B_i\oplus C_i\)；\(C_{i+1}=A_iB_i+(A_i\oplus B_i)C_i\) | 各量为一位逻辑信号 | 一位全加器稳定逻辑关系 | 第 9 章 |
| 进位传播与产生 | \(P_i=A_i\oplus B_i\)；\(G_i=A_iB_i\)；\(C_{i+1}=G_i+P_iC_i\) | 各量为一位逻辑信号 | 使用 XOR 定义传播信号 | 第 9 章 |
| N 位完整加法 | \(A+B+C_0=2^NC_N+S\) | \(A,B,S\) 为 \(N\) bit 无符号整数；\(C_0,C_N\in\{0,1\}\) | 保留 \(N\) bit 和与最高进位 | 第 9 章 |
| 二补码加法溢出 | \(V=C_{N-1}\oplus C_N\) | \(C_{N-1}\) 为进入符号位的进位，\(C_N\) 为离开符号位的进位 | \(N\) bit 二补码加法或统一加减法器 | 第 9 章 |
| 二补码减法 | \(A-B=A+\overline{B}+1\) | 所有位运算限制在同一 \(N\) bit 位宽 | 模 \(2^N\) 二补码运算 | 第 9 章 |
| 无符号减法借位 | \(B_{out}=\overline{C_N}\) | \(C_N\) 为执行 \(A+\overline B+1\) 的最高进位 | 使用二补码加法器完成无符号减法 | 第 9 章 |
| 统一加减法输入 | \(B_i'=B_i\oplus SUB\)；\(C_0=SUB\) | \(SUB=0\) 加法，\(SUB=1\) 减法 | 加法器复用为加减法器 | 第 9 章 |
| 两级先行进位展开 | \(C_2=G_1+P_1G_0+P_1P_0C_0\) | \(P_i,G_i,C_i\) 均为逻辑信号 | 由两级传播/产生关系直接展开；用于先行进位直觉 | 第 9 章（选学） |
| 门的保守传播延迟 | \(t_{pd}=\max(t_{pLH},t_{pHL})\) | 各时间量单位相同 | 需要用单一数值覆盖门的两种输出跳变方向 | 第 10 章 |
| 路径最大传播延迟 | \(t_{path,pd}=\sum_i t_{pd,i}\) | 各时间量单位相同 | 简化的独立门延迟相加模型；不替代库表征和 STA | 第 10 章 |
| 路径最小污染延迟 | \(t_{path,cd}=\sum_i t_{cd,i}\) | 各时间量单位相同 | 简化的独立门最小延迟相加模型 | 第 10 章 |
| 节点最晚到达时间 | \(t_{arr,max}(v)=\max_j[t_{arr,max}(u_j)+t_{pd}(u_j\rightarrow v)]\) | 所有时间量单位相同 | 无组合环路的门级时序图；对所有输入前驱取最大值 | 第 10 章 |
| 关键路径延迟 | \(t_{crit}=\max_{p\in P}\sum_{i\in p}t_{pd,i}\) | 所有时间量单位相同；\(P\) 为候选路径集合 | 比较指定起点至终点的组合路径 | 第 10 章 |
| 毛刺宽度一阶估计 | \(t_{glitch}\approx|t_2-t_1|\) | \(t_1,t_2\) 为两条重汇合路径的到达时间 | 单输入变化、两条主导路径、忽略末级门惯性过滤 | 第 10 章 |
| 一般下一状态关系 | \(Q^{+}=F(X,Q)\) | \(X\) 为当前输入，\(Q\) 为当前状态，\(Q^{+}\) 为输入传播后形成的下一状态 | 具有内部状态的逻辑电路抽象 | 第 11 章 |
| NOR 型 SR 锁存器特征方程 | \(Q^{+}=S+\overline{R}\,Q\) | \(S,R,Q,Q^{+}\in\{0,1\}\) | 高有效 NOR 型 SR 锁存器，且 \(SR=0\)，排除禁止输入 | 第 11 章 |
| D 锁存器内部请求 | \(S=EN\cdot D\)；\(R=EN\cdot\overline{D}\) | 所有量均为一位逻辑信号 | 使用高有效 NOR 型 SR 核心的高电平有效 D 锁存器 | 第 11 章 |
| 高电平有效 D 锁存器 | \(Q^{+}=EN\cdot D+\overline{EN}\cdot Q\) | \(D,EN,Q,Q^{+}\in\{0,1\}\) | \(EN=1\) 透明，\(EN=0\) 保持；表达稳定逻辑行为 | 第 11 章 |
| 时钟频率与周期 | \(f_{clk}=1/T_{clk}\) | \(f_{clk}\)：Hz；\(T_{clk}\)：s | 周期时钟信号 | 第 12 章 |
| 正边沿 D 触发器 | \(Q^{+}=D(t_{\uparrow}^{-})\) | \(t_{\uparrow}\) 为有效上升沿时刻；上标 \(-\) 表示边沿前 | 数据满足触发器建立/保持要求 | 第 12 章 |
| 负边沿 D 触发器 | \(Q^{+}=D(t_{\downarrow}^{-})\) | \(t_{\downarrow}\) 为有效下降沿时刻；上标 \(-\) 表示边沿前 | 数据满足触发器建立/保持要求 | 第 12 章 |
| 带使能 D 触发器输入选择 | \(D_{in}=EN\cdot D+\overline{EN}\cdot Q\) | 所有量均为一位逻辑信号 | MUX 反馈结构；只在有效时钟边沿更新状态 | 第 12 章 |
| 同步复位与使能优先级 | \(Q^{+}=0\)（\(RST=1\)）；\(Q^{+}=D\)（\(RST=0,EN=1\)）；\(Q^{+}=Q\)（\(RST=0,EN=0\)） | 所有量均为一位逻辑信号 | 高有效同步复位优先于高有效使能 | 第 12 章 |
| 4 bit 右移寄存器 | \([Q_3^{+},Q_2^{+},Q_1^{+},Q_0^{+}]=[SI,Q_3,Q_2,Q_1]\) | 各量均为一位逻辑信号 | 串行输入进入 \(Q_3\)，所有位在同一有效边沿读取旧状态 | 第 12 章 |
| K bit 同步二进制计数 | \(Q^{+}=(Q+1)\bmod2^K\) | \(Q\) 为 \(K\) bit 无符号状态；\(K\) 为正整数 | 连续使能，每个有效边沿加一并丢弃最高进位 | 第 13 章 |
| 二进制计数器翻转条件 | \(T_0=EN\)；\(T_i=EN\prod_{k=0}^{i-1}Q_k\) | \(T_i,EN,Q_k\in\{0,1\}\) | 同步向上加一；第 \(i\) 位在所有更低位为 1 且使能时翻转 | 第 13 章 |
| D 触发器计数输入 | \(D_i=Q_i\oplus T_i\) | \(D_i,Q_i,T_i\in\{0,1\}\) | 使用 D 触发器实现按 \(T_i\) 保持或翻转 | 第 13 章 |
| 模 N 计数器最小位宽 | \(K=\lceil\log_2N\rceil\) | \(N,K\) 为正整数 | 使用二进制位模式表示 \(N\) 个不同状态 | 第 13 章 |
| 二进制计数器位分频 | \(f_{Q_i}=f_{clk}/2^{i+1}\) | 频率单位相同；\(i=0\) 为 LSB | 计数器连续使能并按二进制自然加一 | 第 13 章 |
| K bit 环形计数器 | \([Q_{K-1}^{+},Q_{K-2}^{+},\ldots,Q_0^{+}]=[Q_0,Q_{K-1},\ldots,Q_1]\) | 各状态量为一位逻辑信号 | 末位原值反馈到首位；全部位同时读取旧状态 | 第 13 章 |
| 4 bit Johnson 计数器 | \([Q_3^{+},Q_2^{+},Q_1^{+},Q_0^{+}]=[\overline{Q_0},Q_3,Q_2,Q_1]\) | 各状态量为一位逻辑信号 | 末位反相反馈到首位；从正常循环状态启动 | 第 13 章 |
| 零偏斜建立时间约束 | \(T_{clk}\ge t_{cq,max}+t_{comb,max}+t_{setup}\) | 所有时间量单位相同 | 同一时钟域、单周期寄存器到寄存器路径，暂不计偏斜与不确定性 | 第 14 章 |
| 零偏斜建立裕量 | \(S_{setup}=T_{clk}-t_{setup}-t_{cq,max}-t_{comb,max}\) | \(S_{setup}\) 与各时间量单位相同 | 正值通过，负值表示最晚数据到得太迟 | 第 14 章 |
| 零偏斜保持时间约束 | \(t_{cq,min}+t_{comb,min}\ge t_{hold}\) | 所有时间量单位相同 | 同一时钟域寄存器到寄存器路径，暂不计偏斜与不确定性 | 第 14 章 |
| 零偏斜保持裕量 | \(S_{hold}=t_{cq,min}+t_{comb,min}-t_{hold}\) | \(S_{hold}\) 与各时间量单位相同 | 正值通过，负值表示最早数据到得太早 | 第 14 章 |
| 含偏斜建立约束 | \(T_{clk}+t_{skew}\ge t_{cq,max}+t_{comb,max}+t_{setup}\) | 所有时间量单位相同；\(t_{skew}=t_{capture}-t_{launch}\) | 单周期同一时钟域；正偏斜表示捕获时钟晚到，暂不计抖动 | 第 14 章 |
| 含偏斜保持约束 | \(t_{cq,min}+t_{comb,min}\ge t_{skew}+t_{hold}\) | 符号与单位同上 | 同一名义边沿的发射与捕获；正偏斜对保持不利，暂不计抖动 | 第 14 章 |
| 最高时钟频率 | \(f_{max}=1/T_{clk,min}\) | \(f\)：Hz；\(T\)：s | 建立时间约束决定最小时钟周期 | 第 14 章 |
| 含时钟不确定性的建立裕量 | \(S_{setup}=T_{clk}+t_{skew}-U_{setup}-t_{setup}-t_{cq,max}-t_{comb,max}\) | 全部时间量单位相同；\(U_{setup}\ge0\) | \(t_{skew}=t_{capture}-t_{launch}\)；不确定性作为保守预算且不重复计入同一来源 | 第 15 章 |
| 含时钟不确定性的保持裕量 | \(S_{hold}=t_{cq,min}+t_{comb,min}-t_{skew}-t_{hold}-U_{hold}\) | 全部时间量单位相同；\(U_{hold}\ge0\) | 偏斜定义同上；同一名义边沿的基础保持检查 | 第 15 章 |
| 同步器 MTBF 趋势 | \(MTBF\approx e^{T_{res}/\tau}/(C f_{clk}f_{data})\) | \(T_{res},\tau\)：s；频率：Hz；\(C\) 由表征模型定义 | 只用于定性比较；\(\tau\) 与 \(C\) 必须来自具体工艺和同步单元表征 | 第 15 章（选学） |
| FSM 下一状态 | \(Q^{+}=F(Q,X)\) | \(Q\)：当前状态向量；\(X\)：当前输入；\(Q^{+}\)：下一状态向量 | 同步 FSM 在有效边沿把 \(Q^{+}\) 写入状态寄存器 | 第 16 章 |
| Moore 输出 | \(Y=G(Q)\) | \(Y\)：输出向量；\(Q\)：当前状态 | 输出逻辑不直接使用当前输入 | 第 16 章 |
| Mealy 输出 | \(Y=G(Q,X)\) | \(Y\)：输出向量；\(Q\)：当前状态；\(X\)：当前输入 | 输出存在当前输入到输出的组合依赖 | 第 16 章 |
| 二进制状态编码最小位数 | \(K=\lceil\log_2N\rceil\) | \(N\)：合法状态数；\(K\)：状态位数 | 用二进制位模式表示 \(N\) 个不同状态 | 第 16 章 |
| Mealy 101 检测器 | \(D_1=\overline{Q_1}Q_0\overline X\)；\(D_0=X\overline{Q_1Q_0}\)；\(Z=Q_1\overline{Q_0}X\) | \(A=00\)，\(B=01\)，\(C=10\)；各量为一位逻辑信号 | 可重叠检测；非法状态 11 在任意 \(X\) 下回到 00 | 第 16 章 |
| 带装载使能的寄存器更新 | \(R^{+}=ld_R\cdot D+\overline{ld_R}\cdot R\) | \(R,D\) 为等宽位向量；\(ld_R\) 为一位控制；逻辑运算逐位作用 | \(ld_R=1\) 在有效边沿装载 \(D\)，\(ld_R=0\) 选择旧 \(R\) 保持 | 第 17 章 |
| 固定周期任务延迟 | \(t_{latency}=N_{cycle}T_{clk}\) | \(t_{latency},T_{clk}\)：s；\(N_{cycle}\)：无量纲正整数 | 起点与结果可用终点已经明确，任务固定经历 \(N_{cycle}\) 个完整周期 | 第 17 章 |
| 启动间隔与理想吞吐率 | \(Throughput=1/(II\cdot T_{clk})=f_{clk}/II\) | \(Throughput\)：项/s；\(II\)：周期数；\(T_{clk}\)：s | 稳态下每隔固定 \(II\) 个周期可接受一项任务，忽略外部停顿 | 第 17 章 |
| 存储器总容量 | \(C_{bit}=D\cdot W\) | \(C_{bit}\)：bit；\(D\)：可寻址字数；\(W\)：bit/字 | 每个地址对应一个等宽数据字 | 第 18 章 |
| 存储器最小地址位数 | \(A=\lceil\log_2D\rceil\) | \(A\)：bit；\(D\)：可寻址字数 | 二进制地址覆盖至少 \(D\) 个位置；\(D\) 非 2 的幂时存在未使用编码 | 第 18 章 |
| bit 容量换算为 byte | \(C_{byte}=C_{bit}/8\) | \(C_{byte}\)：byte；\(C_{bit}\)：bit | 总 bit 数能被 8 整除；否则需说明不足一整 byte 的位数 | 第 18 章 |
| 平均逐行刷新间隔 | \(t_{row}=T_{refresh}/N_{row}\) | 两个时间量单位相同；\(N_{row}\)：行数 | 要求在 \(T_{refresh}\) 内均匀刷新全部 \(N_{row}\) 行 | 第 18 章 |
| 异步读最晚有效时刻 | \(t_{valid}\ge\max(t_{addr}+t_{AA},\ t_{oe}+t_{OE})\) | 各量均为时间 | 地址路径和输出使能路径都必须完成，延迟定义相对各自输入事件 | 第 18 章 |
| 二进制组合穷举向量数 | \(N_{vector}=2^M\) | \(N_{vector}\)：向量数；\(M\)：独立一位二进制输入数 | 无状态组合输入，每位只取 0 或 1，遍历全部输入组合 | 第 20 章 |
| 覆盖目标命中比例 | \(C=N_{hit}/N_{target}\times100\%\) | \(C\)：%；\(N_{hit}\)：已命中目标数；\(N_{target}\)：计划目标总数 | 覆盖目标集合已经明确定义；比例只表示目标命中，不表示错误发现比例 | 第 20 章 |
| STA 建立裕量 | \(S_{setup}=T_{required,setup}-T_{arrival,max}\) | 各量均为时间 | 最大数据到达与建立要求比较 | 第 21 章 |
| STA 保持裕量 | \(S_{hold}=T_{arrival,min}-T_{required,hold}\) | 各量均为时间 | 最小数据到达与保持要求比较 | 第 21 章 |
| 建立到达时间 | \(T_{arrival,max}=L+t_{cq,max}+t_{data,max}\) | \(L\) 为发射时钟到达时间；其余均为时间 | 寄存器到寄存器最大路径 | 第 21 章 |
| 建立要求时间 | \(T_{required,setup}=C+T_{clk}-t_{setup}-U_{setup}\) | \(C\) 为捕获时钟到达时间；其余均为时间 | 下一捕获边沿建立检查 | 第 21 章 |
| 保持到达与要求时间 | \(T_{arrival,min}=L+t_{cq,min}+t_{data,min}\)；\(T_{required,hold}=C+t_{hold}+U_{hold}\) | 各量均为时间 | 同一名义边沿保持检查 | 第 21 章 |
| 标准单元利用率 | \(U=A_{std}/A_{placeable}\) | 两个面积量单位相同；\(U\) 无量纲 | \(A_{placeable}\) 已扣除宏单元、阻挡和不可放置区域 | 第 22 章 |
| 单元延迟库表关系 | \(t_{cell}=F(t_{slew,in},C_{load})\) | 输入转换与延迟为时间；负载为电容 | 在给定逻辑弧与 PVT 库中查表或插值 | 第 22 章 |
| 电源静态压降 | \(V_{drop}=IR\) | \(V\)：V；\(I\)：A；\(R\)：Ω | 简化直流支路；实际电源网络需分布与动态分析 | 第 22 章 |
| 线电阻一阶模型 | \(R_{wire}=rL\) | \(r\)：Ω/长度；\(L\)：长度 | 均匀截面、同一材料与温度的简化线段 | 第 22 章 |
| 线电容一阶模型 | \(C_{wire}=c_gL+C_{coupling}\) | \(c_g\)：F/长度；\(L\)：长度；\(C\)：F | 把对地与指定耦合电容合并的数量级估计 | 第 22 章 |
| CMOS 节点完整翻转能量 | \(E_{cycle}=C_LV_{DD}^2\) | \(E\)：J；\(C\)：F；\(V\)：V | 一次 0→1→0 完整循环；忽略短路与漏电 | 第 23 章 |
| CMOS 开关功耗 | \(P_{switch}=\alpha C_LV_{DD}^2f\) | \(P\)：W；本书 \(\alpha\) 为每周期平均 0→1 次数 | 平均活动与有效负载已知；不含短路和漏电 | 第 23 章 |
| 静态漏电功耗 | \(P_{leak}=V_{DD}I_{leak}\) | \(P\)：W；\(V\)：V；\(I\)：A | 给定工作状态和 PVT 下的平均漏电流 | 第 23 章 |
| 能量与平均功耗 | \(E=Pt\) | \(E\)：J；\(P\)：W；\(t\)：s | 时间段内用平均功耗近似 | 第 23 章 |
| 扫描触发器输入选择 | \(D_{scanff}=SE\cdot SI+\overline{SE}\cdot D_{func}\) | 各信号为一位逻辑量 | \(SE=1\) 扫描移位，\(SE=0\) 功能捕获 | 第 23 章 |
| 故障覆盖率 | \(C_{fault}=N_{detected}/N_{target}\times100\%\) | 计数为非负整数；\(C\)：% | 必须说明故障模型、排除项和分母定义 | 第 23 章 |
| 稳态结温一阶估算 | \(T_j\approx T_a+P\theta_{JA}\) | 温度：°C；\(P\)：W；\(\theta\)：°C/W | 简化稳态热阻模型，不替代封装与瞬态热分析 | 第 23 章 |