第 3 章　CMOS 反相器的静态特性

本章先抓住一句话：输入从低慢慢升高时，输出从高慢慢降下来。五个工作区、翻转点和噪声容限都在解释这条曲线，不需要先背公式。

1. 本章要解决的问题

当反相器输入严格等于 0 V 或 V_DD 时，开关模型很容易给出输出。真正决定数字电路可靠性的，是输入处在两个电源轨之间时发生什么：NMOS 和 PMOS 会不会同时导通？输出在哪个输入电压附近快速翻转？哪些输入电压可以保证被识别为 0 或 1？一串反相器级联后，小幅噪声能否被压回正常范围？

本章用电压传输特性把这些问题连成一条曲线。它是器件连续行为与数字逻辑抽象之间最重要的桥梁之一。

2. 与前两章的联系

第 1 章把连续电压划分为逻辑 0、不保证区和逻辑 1，并预告了噪声容限。第 2 章给出了 NMOS 和 PMOS 的导通条件。本章让同一个输入同时驱动一只上拉 PMOS 和一只下拉 NMOS，然后从 0 到 V_DD 缓慢扫描输入，观察两只管怎样争夺输出节点。

这里研究的是静态关系：每个输入点都等待电路达到直流稳定后再记录输出。输入变化有多快、输出电容需要多久充放电，留到第 4 章讨论。

3. 前置知识快速检查

NMOS 与 PMOS 的一阶导通条件分别是什么？
为什么 NMOS 适合把输出拉向 GND，PMOS 适合把输出拉向 V_DD？
逻辑 1 为什么是一段电压范围，而不是固定等于 V_DD？
若输入位于接收端的不保证区，接收端是否承诺输出结果？

若第 1 题答不出，先复习第 2 章的 \(V_{GS}>V_{TN}\) 和 \(V_{SG}>|V_{TP}|\)。若第 3、4 题陌生，先回看第 1 章图 1-1。下面所有静态指标都建立在这两组概念上。

4. 学习目标

完成本章后，你应能够：

正确画出 CMOS 反相器的电源、体端、输入和输出连接；
沿输入电压上升方向解释五个工作区中的晶体管状态；
阅读电压传输特性曲线并定位 \(V_{OH}\)、\(V_{OL}\)、\(V_{IL}\)、\(V_{IH}\) 和 \(V_M\)；
解释为什么转换区的陡峭负斜率能够恢复逻辑电平；
计算高、低电平噪声容限；
在长沟道平方律近似下估算反相器翻转点；
解释 NMOS/PMOS 尺寸、迁移率、电源、温度和工艺变化如何移动传输曲线；
区分静态逻辑正确、静态功耗和动态速度三个问题。

5. CMOS 反相器的完整连接

CMOS 反相器由一只 PMOS 和一只 NMOS 串接在 V_DD 与 GND 之间：

两只管的栅极连接在一起，形成输入 \(V_{in}\)；
两只管的漏极连接在一起，形成输出 \(V_{out}\)；
PMOS 源极和 n 阱连接 V_DD；
NMOS 源极和衬底连接 GND。

图 3-1 把信号连接和体端连接同时画出。绿色路径是输入低时的上拉路径，蓝色路径是输入高时的下拉路径；它们不会在两个稳定端点同时有效。

图 3-1　CMOS 反相器的栅、漏、源与体端连接，以及互补上拉和下拉路径

PMOS 构成最简单的上拉网络（pull-up network, PUN），NMOS 构成最简单的下拉网络（pull-down network, PDN）。第 5 章会把这一结构推广到 NAND、NOR 和复合逻辑门。

在理想稳定状态下：

输入	PMOS	NMOS	输出直流路径	输出
0	导通	关断	`V_DD` → PMOS → 输出	1
1	关断	导通	输出 → NMOS → `GND`	0

反相器不是用单管“传一个弱电平”，而是用合适的器件把输出主动连接到对应电源轨。因此它能产生接近 V_DD 的强 1 和接近 GND 的强 0。

6. 什么是电压传输特性

电压传输特性（voltage transfer characteristic, VTC）是直流稳定条件下 \(V_{out}\) 随 \(V_{in}\) 变化的关系：

\[ V_{out}=f(V_{in}) \]

测量或仿真时，把输入从 0 缓慢扫到 V_DD；在每个输入点等待内部节点稳定，然后记录输出。VTC 不描述时间过程，因此横轴是输入电压，不是时间。

一个良好的反相器 VTC 具有三个明显部分：

输入较低时，输出保持在接近 V_DD 的高平台；
输入进入转换区后，输出在较窄输入范围内快速下降；
输入较高时，输出保持在接近 GND 的低平台。

观察图 3-2 时，从左向右跟随输入增加，同时对照曲线下方的五个区域。图中的曲线和分界用于教学示意，不代表某一具体工艺。

图 3-2　输入从 0 增至 V_DD 时，反相器 VTC 与 NMOS/PMOS 工作状态的对应关系（示意）

7. 五个工作区逐段理解

下面采用长沟道器件的截止、线性区和饱和区语言建立直觉。短沟道器件的精确分区和电流模型更复杂，但“谁控制输出、谁更强、输出向哪一端移动”的逻辑保持有效。

区域 I：输入很低，输出为高

当 \(V_{in}<V_{TN}\) 时，NMOS 截止。PMOS 满足导通条件，将输出拉到接近 V_DD。达到直流稳定后，PMOS 两端电压接近零，因此几乎没有从 V_DD 到 GND 的直流通路。

结果：\(V_{out}\approx V_{OH}\approx V_{DD}\)。

区域 II：NMOS 开始导通，输出尚高

当输入刚超过 \(V_{TN}\)，NMOS 建立沟道并开始下拉；PMOS 仍然导通。输出仍接近高电位，所以 NMOS 的 \(V_{DS}\) 较大，常处于饱和区；PMOS 的 \(V_{SD}\) 较小，常处于线性区。

此时 NMOS 电流随输入明显增加，输出开始下降。

区域 III：转换中心，两只管共同导通

输入接近翻转点时，两只管都具有较强导电能力。长沟道一阶分析常把两者都近似为饱和区。输出对输入非常敏感：输入只变化一点，上拉与下拉电流的平衡就会明显改变，输出产生较大反向变化。

定义 \(V_{in}=V_{out}\) 时的电压为翻转点或开关阈值 \(V_M\)。它不是单只 MOSFET 的阈值电压，而是整个反相器上拉与下拉能力平衡形成的电路指标。

区域 IV：输出已经较低，PMOS 逐渐失去控制

输入继续升高，NMOS 仍然导通并成为主要下拉器件。输出较低时，NMOS 的 \(V_{DS}\) 较小，常处于线性区；PMOS 的 \(V_{SD}\) 较大，在关断前常处于饱和区。

输出快速接近 GND。

区域 V：输入很高，输出为低

当 \(V_{in}>V_{DD}-|V_{TP}|\) 时，PMOS 截止。NMOS 把输出拉到接近 GND。直流稳定后 NMOS 两端电压也接近零。

结果：\(V_{out}\approx V_{OL}\approx0\)。

这五个区域不是五个逻辑状态。逻辑层仍然主要使用 0 和 1；五区分析用于解释模拟电压怎样完成从高到低的转换。

立即检查：在区域 III 中两只管都导通，为什么输出不是固定等于一半电源？因为输出由两只管在当前端电压下的电流平衡决定；器件强弱、阈值和尺寸不对称时，平衡点会移动。

8. 翻转点 \(V_M\) 从哪里来

在静态平衡点，输出节点没有持续积累电荷，因此 NMOS 下拉电流的大小等于 PMOS 上拉电流的大小。采用忽略沟道长度调制、体效应和速度饱和的长沟道平方律，并假设 \(V_{in}=V_{out}=V_M\) 时两只管都处于饱和区：

\[ I_{Dn}=\frac{1}{2}\beta_n(V_M-V_{TN})^2 \]

\[ |I_{Dp}|=\frac{1}{2}\beta_p(V_{DD}-V_M-|V_{TP}|)^2 \]

其中

\[ \beta_n=\mu_n C_{ox}\frac{W_n}{L_n},\qquad \beta_p=\mu_p C_{ox}\frac{W_p}{L_p} \]

\(\mu\) 是有效迁移率，单位常写为 \(\text{m}^2/(\text{V·s})\) 或 \(\text{cm}^2/(\text{V·s})\)；\(C_{ox}\) 是单位面积栅氧电容，单位 \(\text{F}/\text{m}^2\)；\(W/L\) 是无量纲宽长比。\(\beta\) 的单位为 \(\text{A}/\text{V}^2\)。

令两支电流大小相等，开平方并定义

\[ r=\sqrt{\frac{\beta_p}{\beta_n}} \]

得到

\[ V_M=\frac{r(V_{DD}-|V_{TP}|)+V_{TN}}{1+r} \]

这条式子给出三个直接结论：

增强 PMOS，即提高 \(\beta_p\)，会增大 \(r\)，使 \(V_M\) 向更高输入电压移动；
增强 NMOS，会减小 \(r\)，使 \(V_M\) 向更低输入电压移动；
若 \(\beta_n=\beta_p\) 且 \(V_{TN}=|V_{TP}|\)，则 \(V_M=V_{DD}/2\)。

这是解释趋势的一阶模型，不是现代短沟道工艺的签核公式。真实标准单元使用经过仿真和硅数据校准的模型进行表征。

9. 为什么 PMOS 往往做得更宽

在相同几何尺寸和偏置下，电子迁移率通常高于空穴迁移率，所以 NMOS 往往比 PMOS 具有更强的导电能力。若希望上拉和下拉能力接近，可以增加 PMOS 的 \(W/L\)，常见做法是让 \(W_p\) 大于 \(W_n\)。

具体宽度比取决于工艺模型、目标上升/下降时间、输入电容、面积和版图约束，不能把某个固定比例当作所有工艺通用常数。静态上，尺寸比主要影响 VTC 和 \(V_M\)；动态上，它还影响驱动电阻和寄生电容。

10. 从 VTC 读出四个逻辑电平指标

VTC 将模拟曲线转换成数字接口规则。常用四个指标是：

\(V_{OH(min)}\)：驱动端保证提供的最低高电平输出；
\(V_{OL(max)}\)：驱动端保证提供的最高低电平输出；
\(V_{IL(max)}\)：接收端保证识别为低电平的最高输入；
\(V_{IH(min)}\)：接收端保证识别为高电平的最低输入。

对于单个反相器的典型 VTC，\(V_{IL}\) 和 \(V_{IH}\) 常取曲线上增益大小等于 1 的两个点：

\[ \left.\frac{dV_{out}}{dV_{in}}\right|_{V_{in}=V_{IL}}=-1, \qquad \left.\frac{dV_{out}}{dV_{in}}\right|_{V_{in}=V_{IH}}=-1 \]

两点之间的曲线斜率绝对值通常大于 1，输入扰动会被反向放大成较大的输出变化，因此这里属于转换区，不适合作为稳定逻辑输入。两侧平台的斜率绝对值小于 1，幅度误差在级联中趋于缩小。

观察图 3-3 时，先找斜率为 −1 的两个切点，再沿虚线投影到输入轴得到 \(V_{IL}\) 和 \(V_{IH}\)。图中同时标出了输出保证值及两段噪声余量。

图 3-3　从反相器 VTC 的斜率 −1 点定义输入阈值，并由输入、输出保证值计算噪声容限（示意）

11. 噪声容限怎样计算

低电平噪声容限为

\[ NM_L=V_{IL(max)}-V_{OL(max)} \]

高电平噪声容限为

\[ NM_H=V_{OH(min)}-V_{IH(min)} \]

所有量的单位都是伏特。\(NM_L\) 表示前级输出低电平在到达后级之前可以向上偏移多少，仍不超过后级保证低输入阈值；\(NM_H\) 表示前级输出高电平可以向下偏移多少，仍不低于后级保证高输入阈值。

噪声容限必须基于彼此兼容的最坏情况规格计算。把典型输出值与最坏情况输入阈值混合，得到的数字不能代表保证的接口裕量。

噪声容限描述静态电压裕量，不直接等于允许的瞬态噪声脉冲幅度。很窄的脉冲还会受到电路带宽和采样时刻影响；这些属于动态问题。

12. 转换区为何能完成逻辑电平恢复

设 VTC 某点的局部斜率为

\[ A_v=\frac{dV_{out}}{dV_{in}} \]

反相器的斜率为负，因为输入上升会使输出下降。若稳定逻辑区的 \(|A_v|<1\)，输入的一个小电压偏差经过一级后会变成更小的输出偏差；若转换区的 \(|A_v|>1\)，微小输入差异会被放大成朝向相反电源轨的大输出变化。

这两部分共同产生恢复作用：合法输入落在平台区，偏差被压小；接近判定边界的输入则被陡峭转换推向某一侧。级联反相器不能修复已经越过错误逻辑边界的信号，但能恢复仍在合法范围内的幅度偏差。

13. 静态电流在什么位置出现

理想 CMOS 反相器在两个稳定端点只有一只管导通，另一只关断，因此不存在从 V_DD 到 GND 的理想直流通路。真实器件仍有漏电，所以静态电流不是严格为零。

当输入处于转换区时，NMOS 与 PMOS 同时导通，形成从 V_DD 经 PMOS、输出节点附近再经 NMOS到 GND 的通路。直流扫描中会看到电源电流在转换区升高。

图 3-4 将 VTC 与电源电流放在同一输入轴上。蓝色曲线回答“输出在哪里翻转”，橙色曲线回答“哪一段两只管同时导通”。

图 3-4　反相器直流扫描中，电源电流主要在两只管同时导通的转换区升高（示意）

实际数字信号不应长期停在转换区。缓慢输入边沿会延长两只管同时导通的时间，增加短路能量；动态功耗将在第 4 章定量讨论。

14. PVT 和尺寸如何移动 VTC

PVT 是工艺（process）、电源电压（voltage）和温度（temperature）的合称。它们会改变阈值、迁移率、漏电和驱动能力，因此同一版图的 VTC 不是永远固定的一条线。

14.1 尺寸比

NMOS 相对更强：下拉更早占优势，\(V_M\) 向左移动；
PMOS 相对更强：上拉保持得更久，\(V_M\) 向右移动。

14.2 工艺变化

阈值、有效沟道尺寸和迁移率的变化会改变 \(\beta_n\)、\(\beta_p\) 与翻转点。NMOS 和 PMOS 的变化未必完全同步。

14.3 电源变化

降低 V_DD 会压缩可用电压范围。当电源接近阈值电压量级时，驱动能力和噪声裕量可能显著恶化，简单平方律也更不可靠。

14.4 温度变化

温度升高通常降低迁移率并增加多种漏电；阈值也会随温度变化。最终 VTC 移动方向取决于具体器件与偏置，工程判断应使用目标工艺模型，而不是只凭单一趋势。

观察图 3-5 时，只把它当作“变化方向”的示意：增强 NMOS 使曲线左移，增强 PMOS 使曲线右移。PVT 的真实曲线需要仿真或库表征获得。

图 3-5　NMOS/PMOS 相对驱动能力改变 VTC 的横向位置；PVT 会进一步形成曲线分布（示意）

15. 完整例题

例题 1：估算对称反相器的翻转点

某 1.2 V 反相器采用长沟道平方律近似，\(V_{TN}=0.35\) V，\(|V_{TP}|=0.35\) V，且 \(\beta_n=\beta_p\)。估算 \(V_M\)。

步骤 1：计算强弱比。

\[ r=\sqrt{\frac{\beta_p}{\beta_n}}=1 \]

步骤 2：代入翻转点公式。

\[ V_M=\frac{1(1.2-0.35)+0.35}{1+1}=0.60\ \text{V} \]

结果检查：阈值大小相等且上拉、下拉能力相等，翻转点位于电源中点，与对称性一致。

变式：保持其他条件不变，若 PMOS 相对增强使 \(r>1\)，分子中高电平侧的权重增大，\(V_M\) 将高于 0.60 V。

例题 2：非对称器件的翻转点

某反相器 \(V_{DD}=1.0\) V、\(V_{TN}=0.30\) V、\(|V_{TP}|=0.25\) V，且 \(\beta_p/\beta_n=2.25\)。估算 \(V_M\)。

\[ r=\sqrt{2.25}=1.5 \]

\[ V_M=\frac{1.5(1.0-0.25)+0.30}{1+1.5} =\frac{1.125+0.30}{2.5} =0.57\ \text{V} \]

解释：PMOS 的有效驱动参数较大，上拉在更高输入下仍能与下拉平衡，因此翻转点高于电源中点。

适用范围检查：该结果依赖长沟道平方律和两管在 \(V_M\) 附近饱和的假设，只用于估算趋势。

例题 3：计算噪声容限

某逻辑系列给出 \(V_{OH(min)}=1.08\) V、\(V_{OL(max)}=0.10\) V、\(V_{IL(max)}=0.38\) V、\(V_{IH(min)}=0.76\) V。

低电平噪声容限：

\[ NM_L=0.38-0.10=0.28\ \text{V} \]

高电平噪声容限：

\[ NM_H=1.08-0.76=0.32\ \text{V} \]

两者均为正，说明保证输出区与保证输入区之间存在静态裕量。该接口对低电平向上的扰动保证 0.28 V，对高电平向下的扰动保证 0.32 V。

变式：若 \(V_{OH(min)}\) 降至 0.72 V，而 \(V_{IH(min)}\) 不变，则 \(NM_H=-0.04\) V。负值表示规格之间出现缺口，不能保证前级高输出被后级识别为高输入。

16. 常见误区与反例

误区 1：\(V_M\) 就是 NMOS 的 \(V_{TN}\)

\(V_{TN}\) 是单只 NMOS 的器件参数；\(V_M\) 是反相器上拉与下拉平衡形成的电路指标，同时取决于两类阈值、驱动能力和电源。

误区 2：输入一进入转换区，输出就固定为 \(V_{DD}/2\)

转换区包含一段连续曲线。只有在 \(V_{in}=V_{out}\) 的特定点才定义 \(V_M\)，而且 \(V_M\) 也不必等于 \(V_{DD}/2\)。

误区 3：VTC 的横轴是时间

VTC 是逐点达到直流稳定后的输入—输出关系。描述时间响应应使用波形和传播延迟。

误区 4：噪声容限越大，电路速度一定越快

噪声容限是静态电压指标，速度由驱动电流、负载电容和路径共同决定。两者可能受同一器件尺寸影响，但不能互相替代。

误区 5：CMOS 静态功耗严格为零

稳定端点没有理想直流通路，但真实晶体管存在漏电。输入处于转换区时，两只管还会同时导通。

误区 6：五个工作区就是五个逻辑值

五区是电路层对连续转换过程的分析；逻辑层仍使用 0 和 1，并把中间区视为不保证区。

17. 工程中的实际意义

标准单元库会在多个输入转换速度、输出负载和 PVT 条件下表征反相器与其他门，生成逻辑功能、延迟、功耗和约束模型。VTC 帮助设计者理解这些表格背后的器件行为，也用于检查电平兼容性、噪声裕量和输入切换时的直流电流。

反相器还是逻辑门尺寸设计的基准。更复杂的门通过串并联晶体管形成上拉、下拉网络，其静态正确性仍要满足：每个合法输入组合下，输出应被可靠连接到一个电源轨，不能同时形成强上拉和强下拉，也不能悬空。

18. 本章知识链

同一输入控制 PMOS 与 NMOS
          ↓ 输入从 0 连续扫到 VDD
上拉优势 → 电流平衡 → 下拉优势
          ↓
高平台 → 陡峭转换区 → 低平台
          ↓ 从 VTC 提取
VOH、VOL、VIL、VIH、VM
          ↓ 比较驱动输出与接收阈值
NMH 与 NML
          ↓ 加入尺寸和 PVT
确定真实电平、裕量与表征范围

19. 本章小结

CMOS 反相器用 PMOS 上拉、NMOS 下拉，能在稳定输入下产生接近电源轨的强输出。
VTC 是直流稳定条件下 \(V_{out}\) 与 \(V_{in}\) 的关系，不是时间波形。
输入扫描可分为五个电路工作区；中间区域两只管同时导通，输出快速翻转。
\(V_M\) 定义为 \(V_{in}=V_{out}\) 的平衡点，不等于单管阈值。
\(V_{IL}\) 与 \(V_{IH}\) 常由 VTC 上斜率为 −1 的两点定义。
\(NM_L=V_{IL(max)}-V_{OL(max)}\)，\(NM_H=V_{OH(min)}-V_{IH(min)}\)。
转换区的高增益与稳定区的低增益共同形成逻辑电平恢复。
PMOS/NMOS 相对驱动能力会移动 \(V_M\)；工艺、电源和温度决定实际曲线分布。
静态逻辑、静态电流和动态速度是三个相关但不同的问题。

20. 练习

20.1 基础题

画出 CMOS 反相器并标注 V_DD、GND、\(V_{in}\)、\(V_{out}\) 和两个体端。
VTC 的横轴和纵轴分别是什么？为什么横轴不是时间？
输入从低到高变化时，PMOS 和 NMOS 的控制权怎样转移？
\(V_M\) 与 \(V_{TN}\) 有什么区别？
写出 \(V_{IL}\)、\(V_{IH}\) 的常用斜率判据。

20.2 计算与分析题

\(V_{DD}=1.0\) V，\(V_{TN}=|V_{TP}|=0.25\) V，\(\beta_n=\beta_p\)。估算 \(V_M\)。
保持第 6 题其他条件不变，将 \(\beta_p/\beta_n\) 改为 4，估算 \(V_M\) 并解释移动方向。
某接口 \(V_{OH(min)}=0.92\) V、\(V_{OL(max)}=0.08\) V、\(V_{IL(max)}=0.30\) V、\(V_{IH(min)}=0.68\) V。计算两个噪声容限。
为什么缓慢穿过转换区的输入可能增加电源能量消耗？
若增强 NMOS 而保持 PMOS 不变，VTC 和 \(V_M\) 朝哪个方向移动？
某前级的 \(V_{OH(min)}=0.74\) V，后级 \(V_{IH(min)}=0.78\) V。这个接口的高电平连接是否有保证？

20.3 综合题

用“器件状态—电流平衡—VTC—输入阈值—噪声容限”这条链解释 CMOS 反相器如何把模拟电压转换成可靠数字逻辑。

展开查看练习答案

PMOS 位于上方，源和 n 阱接 V_DD；NMOS 位于下方，源和体接 GND；两栅相连为 \(V_{in}\)，两漏相连为 \(V_{out}\)。
横轴为直流输入电压 \(V_{in}\)，纵轴为达到稳定后的输出电压 \(V_{out}\)。曲线由多个静态工作点组成，不描述随时间的瞬态过程。
低输入时 PMOS 上拉占优势；输入升高后 NMOS 开始导通，两管在转换区共同导通并达到一次电流平衡；继续升高后 NMOS 下拉占优势，PMOS最终截止。
\(V_{TN}\) 是 NMOS 的器件阈值；\(V_M\) 是整个反相器满足 \(V_{in}=V_{out}\) 且上下拉电流平衡的电路翻转点。
在 VTC 左右两侧找到 \(dV_{out}/dV_{in}=-1\) 的点，其输入坐标分别定义为 \(V_{IL}\) 和 \(V_{IH}\)。
对称条件下 \(r=1\)，\(V_M=[(1.0-0.25)+0.25]/2=0.50\) V。
\(r=\sqrt4=2\)，\(V_M=[2(1.0-0.25)+0.25]/3=1.75/3\approx0.583\) V。PMOS 相对更强，上拉保持到更高输入，曲线向右移动。
\(NM_L=0.30-0.08=0.22\) V；\(NM_H=0.92-0.68=0.24\) V。
转换区内两只管同时导通，存在从 V_DD 到 GND 的电流通路。输入边沿越慢，通路持续的时间可能越长。
NMOS 更早压过上拉作用，曲线及 \(V_M\) 向较低输入电压方向移动，即向左移动。
\(NM_H=0.74-0.78=-0.04\) V。负噪声容限表示前级保证高输出低于后级保证高输入，连接没有静态保证。
低输入使 PMOS 导通、NMOS 截止，输出被恢复到高电源轨；高输入产生相反状态。输入经过中间范围时，两管电流此消彼长，在 \(V_M\) 附近平衡并形成陡峭下降的 VTC。曲线上斜率为 −1 的两点把稳定低输入区、转换区和稳定高输入区分开，形成 \(V_{IL}\) 与 \(V_{IH}\)。将这些输入阈值与前级保证的 \(V_{OL}\)、\(V_{OH}\) 比较，就得到正的低、高噪声容限。只要扰动不跨过这些边界，级联门会把电平重新拉向电源轨。

21. 自测清单

我能不看图画出反相器的信号和体端连接。
我能从输入低到高依次解释五个工作区，而不是只背区域名称。
我能在 VTC 上标出 \(V_{OH}\)、\(V_{OL}\)、\(V_{IL}\)、\(V_{IH}\) 和 \(V_M\)。
我能解释 \(V_M\) 为什么取决于两只管的相对驱动能力。
我能计算并解释 \(NM_L\) 与 \(NM_H\)。
我能说明转换区斜率、逻辑电平恢复和同时导通电流之间的联系。
我能预测增强 NMOS 或 PMOS 时 VTC 的移动方向。
我能区分 VTC 静态分析与下一章的瞬态延迟分析。

22. 下一章衔接

本章假设每个输入点都等待输出稳定，因此只回答“最终到哪里”。真实电路中的输出节点带有电容，导通晶体管具有有限电阻和有限电流，输出不可能瞬间翻转。第 4 章将把负载电容加入反相器，研究上升时间、下降时间、传播延迟以及一次充放电消耗的能量。

第 3 章 CMOS 反相器的静态特性